折叠共源共栅放大器：从理论推导到CMOS工艺下的仿真验证

1. 为什么需要折叠共源共栅放大器在模拟电路设计中运算放大器就像是我们日常使用的万能工具而折叠共源共栅放大器则是这个工具家族中的特种兵。我第一次接触这个电路是在研究生阶段当时为了完成一个低功耗ADC项目需要设计一个高增益、大摆幅的输入级放大器。传统套筒式结构虽然增益高但输出摆幅实在太小就像被关在小笼子里的老虎有力使不出。套筒式共源共栅放大器的主要问题在于它的直筒结构。所有晶体管像叠罗汉一样垂直排列导致输出电压摆幅被严重压缩。我实测过一个典型套筒式结构在1.8V电源电压下输出摆幅往往只有0.5V左右。这就像给赛车手配了一辆限速60km/h的跑车性能再好也发挥不出来。折叠结构的精妙之处在于它把电流路径折弯了。通过引入额外的电流源分支使得信号通路不再局限于垂直方向。这种结构改变带来了三个显著优势输出摆幅可以接近电源电压的80%以上输入共模范围更灵活更适合用作单位增益缓冲器不过天下没有免费的午餐折叠结构也付出了代价。最明显的就是功耗增加——因为存在两条并行电流路径。我在SMIC 0.18μm工艺下的实测数据显示相同偏置条件下折叠结构的静态功耗大约是套筒式的1.8倍。另一个代价是极点频率降低这会影响电路的速度性能。2. CMOS工艺下的设计实战2.1 工艺选择与基础参数选择SMIC 0.18μm CMOS工艺是个明智的起点。这个成熟工艺节点在性能、成本和可获得性之间取得了很好的平衡。我建议初学者先从PDK中提取几个关键参数NMOS的μnCox ≈ 270μA/V²PMOS的μpCox ≈ 60μA/V²阈值电压Vthn≈0.45V, Vthp≈-0.5V沟道长度调制系数λ≈0.1V⁻¹这些参数会直接影响后续的晶体管尺寸计算。记得我第一次设计时忽略了工艺角变化导致流片后部分芯片性能不达标这个教训让我养成了做蒙特卡洛分析的习惯。2.2 偏置点设计技巧折叠结构最棘手的就是偏置网络设计。这里分享一个实用公式来计算尾电流源IbiasIbias 2Id(1 ΔV/Veff)其中Id是核心放大管的漏极电流ΔV是考虑到工艺波动的余量Veff是过驱动电压。我通常会把ΔV设为Veff的20%这样既能保证鲁棒性又不会过度增加功耗。偏置电压生成也有讲究。传统电阻分压方式太占面积我推荐使用电流镜加二极管连接的方式。比如用宽长比5:1的镜像比例既能保证匹配精度又不会引入太大寄生电容。3. 关键性能参数计算3.1 增益与输出阻抗折叠共源共栅放大器的电压增益可以表示为Av -gm1*(gm2ro2ro1 || gm3ro3ro4)这个公式看起来复杂其实可以拆解理解。gm1是输入管的跨导括号内是两条并联路径的输出阻抗。在实际设计中我常用这个简化公式快速估算Av ≈ -gm1ro1(gm2ro2/2)以我的一个设计实例为例gm12mS, ro150kΩ, gm21mS, ro240kΩ计算得到Av ≈ -2000 (66dB)实测结果为62dB误差在可接受范围内3.2 频率响应分析主极点位置主要由输出节点决定ωp1 ≈ 1/(Rout*Cout)在0.18μm工艺下典型值约为1MHz。需要注意的是折叠结构会引入一个额外的极点ωp2 ≈ gm3/Cgs3这个极点通常比主极点高一个数量级但如果gm3太小或Cgs3太大就可能影响相位裕度。我在一次设计中就遇到过这个问题通过增大折叠管尺寸解决了稳定性问题。4. 仿真验证全流程4.1 AC仿真实战技巧进行AC仿真时有几点经验值得分享设置合适的直流工作点先做OP分析确认所有管子都在饱和区扫描频率范围从1Hz到10倍预计单位增益带宽探头选择建议同时观察增益和相位曲线我习惯用这个脚本自动提取关键指标# 伪代码示例 bode read_simulation_results(ac.csv) ugbw find_frequency_at_gain(bode, 0) # 单位增益带宽 pm get_phase_margin(bode, ugbw) # 相位裕度4.2 瞬态仿真注意事项功耗分析最容易踩的坑是仿真时间设置。建议至少仿真10个信号周期避开启动瞬态过程使用平均功耗公式Pavg 1/T ∫V(t)I(t)dt我开发了一个小工具来自动计算各支路功耗占比发现折叠支路通常占总功耗的60%左右。4.3 工艺角分析心得Corner分析是保证量产性的关键。建议至少跑这五个典型组合TT (Typical-Typical)FF (Fast-Fast)SS (Slow-Slow)FS (Fast-Slow)SF (Slow-Fast)在我的项目中SS corner下增益下降最明显约降低10dB。这时需要检查偏置电路是否还能保证所有管子饱和。5. 优化与调试经验5.1 增益提升技巧如果发现增益不足可以尝试增加共栅管的长度L2/L4使用级联电流镜优化偏置电压提高输出阻抗我曾经通过调整L2从0.5μm增加到0.8μm使增益提高了8dB代价是带宽降低了15%。5.2 相位裕度优化当相位裕度不足时60°可以考虑减小密勒补偿电容增加折叠管gm调整主极点位置一个实用的调试方法是绘制开环传递函数的零极点图直观看到各个极点的影响。5.3 噪声优化方法折叠结构的噪声主要来自输入差分对折叠管电流源通过增大输入管面积可以降低1/f噪声但会牺牲速度。我在一个低噪声设计中采用了大尺寸输入管加源极退化电阻的方案使输入等效噪声降至8nV/√Hz。在完成所有仿真验证后建议制作一份完整的checklist包括所有管子饱和电压余量100mV增益裕度10dB相位裕度60°功耗符合预算工艺角下性能下降20%记得第一次流片前我反复检查了五遍这个清单最终芯片一次成功。这种严谨的态度在模拟电路设计中尤为重要。